(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2003 年4 月10 日 (10.04.2003)

PCT

(10) 国際公開番号 WO 03/029889 A1

(51) 国際特許分類?:

G02F 1/1343, 1/1335

(21) 国際出願番号:

PCT/JP02/10136

(22) 国際出願日:

2002 年9 月27 日 (27.09.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2001-302579 2001年9月28日(28.09.2001) JP

(71) 出願人 (米国を除く全ての指定国について): コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (KONINKLIJKE PHILIPS ELECTRONICS N.V.) [NL/NL]; NL-5621 ベーアー アインドーフェンフルーネヴァウツウェッハ 1 Eindhoven (NL).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 浜脇 嘉彦 (HAMAWAKI,Yoshihiko) [JP/NL]; NL-5656 アーアー アインドーフェン プロフ ホルストラーン 6 Eindhoven (NL).

(74) 代理人: 津軽 進 、外(TSUGARU,Susumu et al.); 〒 108-8507 東京都 港区 港南2-13-37 フィリップスビル 日本フィリップス株式会社内 Tokyo (JP).

(81) 指定国 (国内): CN, KR, US.

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).


添付公開書類:

— 国際調査報告書

[続葉有]

(54) Title: REFLECTING ELECTRODE FORMING METHOD AND LIQUID CRYSTAL DISPLAY

(54) 発明の名称: 反射電極形成方法及び液晶表示装置



(57) Abstract: A reflecting electrode forming method realizing reduction in number of manufacturing steps and manufacturing cost and a liquid crystal display manufactured by using the method. A resist film is applied to a reflecting electrode film (3) and exposed to light and developed, leaving the remainder (4) of the resist film having a large number of holes (4a). The reflecting electrode film (3) is dry-etched by using the remainder (4) as a mask. By this etching, a reflecting electrode (30) having a large number of holes (31a) is formed in each pixel. The reflecting electrode (30) can have a desired reflection characteristic because thickness varying regions (30b) the thickness of each of which varies continuously are provided around the holes (30a).

(57) 要約:

製造工程数及び製造コストの削減が図られた反射電極形成方法及びこの方法が適用された液晶表示装置を提供する。反射電極膜3の上にレジスト膜を塗布し、このレジスト膜を露光及び現像することにより、多数の孔4aを有するレジスト膜の残部4を残し、この残部4をマスクとして反射電極膜3をドライエッチングする。この残部4をマスクとして反射電極膜3をドライエッチングすることにより、各画素に、多数の孔30aを有する反射電極30が形成される。この孔30aの周囲には、厚さが連続的に変化する厚さ変化領域30bが設けられるため、反射電極30に所望の反射特性を持たせることができる。

WO 03/029889 A1



2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

反射電極形成方法及び液晶表示装置

5 技術分野

本発明は、反射電極を形成する反射電極形成方法、及びこの反射電極形成方法を用いて形成された反射電極を有する液晶表示装置に関する。

背景技術

10 反射電極を有する液晶表示装置では、反射電極に所望の反射特性を持たせる ために、反射電極に凹部又は凸部を設けることが行われている。

反射電極に凹部又は凸部を設けるためには、反射電極の下に、所定の形状に パターニングされた感光性樹脂を形成する必要があるため、製造工程数及び製 造コストが増加するという問題がある。

15 本発明は、上記の事情に鑑み、製造工程数及び製造コストの削減が図られた 反射電極形成方法及びこの方法が適用された液晶表示装置を提供することを 目的とする。

発明の開示

20 上記目的を達成する本発明の電極形成方法は、基板上に複数の反射電極を形成する反射電極形成方法であって、前記基板上に前記反射電極の材料を有する第1の膜を形成する工程と、前記第1の膜の、前記反射電極に対応する部分が残るように、前記第1の膜をパターニングする工程とを備え、前記パターニングする工程が、前記第1の膜の前記反射電極に対応する部分に、前記第1の膜の厚さが連続的に変化する厚さ変化領域を形成することを特徴とする。

本発明の反射電極形成方法では、第1の膜の反射電極に対応する部分に、第 1の膜の厚さが連続的に変化する厚さ変化領域を形成している。これにより、 複数の反射電極の各々に、厚さ変化領域を形成することができる。反射電極の各々に厚さ変化領域を形成することで、反射電極に良好な反射特性を持たせることが可能となる。更に、本発明の反射電極形成方法では、この厚さ変化領域の形成は、反射電極に対応する部分が残るように第1の膜をパターニングするときに一緒に行われる。従って、本発明の反射電極形成方法では、良好な反射特性を有する反射電極を形成するために、反射電極に対応する部分が残るように第1の膜をパターニングする工程の他に、厚さ変化領域を形成する専用の工程を新たに設ける必要が無く、製造工程数を増やさずに所望の拡散特性を有する反射電極を形成することが可能となる。

10 ここで、本発明の反射電極形成方法は、前記パターニングする工程が、前記 厚さ変化領域が 0 度より大きく 1 0 度より小さい傾斜角を有するように前記 厚さ変化領域を形成することが好ましい。

前記厚さ変化領域に上記の傾斜角を持たせることにより、反射電極に良好な反射特性を持たせることができる。

- 15 また、本発明の反射電極形成方法は、前記パターニングする工程が、前記厚さ変化領域の幅と、当該厚さ変化領域の厚さの最大値との比が1.5以上となるように、前記厚さ変化領域を形成することが好ましい。
 - 1. 5以上の比にすることにより、厚さ変化領域に0度より大きく10度より小さい傾斜角を容易に設けることができる。
- 20 さらに、本発明の反射電極形成方法は、前記パターニングする工程が、前記 第1の膜の上に感光性膜を形成する第1工程と、前記感光性膜を露光及び現像 することにより、前記感光性膜を前記複数の反射電極のパターンに対応する形 状にパターニングする第2工程と、前記パターニングされた感光性膜をポスト ベークする第3工程と、前記ポストベークされた感光性膜をマスクとして、前 25 記第1の膜をドライエッチングする第3工程とを備えたことが好ましい。

ポストベークされた感光性膜をマスクとして、第1の膜をドライエッチング することにより、反射電極に容易に厚さ変化領域を形成することが可能となる。 また、本発明の反射電極形成方法は、複数の画素領域の各々に前記反射電極 が一つ形成され、前記反射電極の各々は複数の孔を有するものであり、前記第 2工程が、前記感光性膜の、前記複数の反射電極の各々の周囲に対応する部分 と、前記複数の孔の各々に対応する部分とが除去されるように、前記感光性膜 をパターニングする工程であることが好ましい。

上記のように感光性膜をパターニングすることにより、複数の画素領域の 各々に、複数の孔を有する反射電極1つ形成することが可能となる。

また、本発明の反射電極形成方法は、複数の画素領域の各々に前記反射電極が少なくとも2つ形成され、前記第2工程が、前記感光性膜の、前記複数の反射電極の各々の周囲に対応する部分が除去されるようにパターニングする工程であることが好ましい。

上記のように感光性膜をパターニングすることにより、複数の画素領域の 各々に複数反射電極を形成することが可能となる。

また、本発明の反射電極形成方法は、前記第1の膜を形成する工程の前に、 15 複数の透明電極を形成する工程を備えたことが好ましい。

透明電極を形成することにより、反射型モードと透過型モードとの両方のモードで駆動可能な液晶表示装置を構成することができる。

また、本発明の液晶表示装置は、基板上に複数の反射電極を有する液晶表示 装置であって、前記複数の反射電極の各々が、当該反射電極の厚さが連続的に 変化する厚さ変化領域を有することを特徴とする。

更に、本発明の液晶表示装置は、複数の画素領域の各々に前記反射電極が一つ形成され、前記複数の反射電極の各々は複数の孔を有するものであり、前記厚さ変化領域が、前記孔の周縁部に設けられてもよく、ここで、前記厚さ変化領域の幅と、当該厚さ変化領域の厚さの最大値との比が、1.5以上であることが好ましい。

また、本発明の液晶表示装置は、複数の画素領域の各々に前記反射電極が少なくとも2つ以上形成され、前記厚さ変化領域が、前記複数の反射電極の各々

25

の周縁部に設けられてもよく、ここで、前記厚さ変化領域の幅と、当該厚さ変 化領域の厚さの最大値との比が、1.5以上であることが好ましい。

また、本発明の液晶表示装置は、前記厚さ変化領域が、0度より大きく10 度より小さい傾斜角を有することが好ましい。

5

図面の簡単な説明

図1は、本発明の液晶表示装置の一例である半透過型の液晶表示装置を示す 平面図である。

図2は、図1のI-I方向の断面図である。

10 図3は、走査電極2が形成された基板1を示す平面図である。

図4は、図3のIIーII方向の断面図である。

図5は、反射電極膜3を形成した後の基板の平面図である。

図6は、図5のIIIーIII方向の断面図である。

図7は、レジスト膜を露光及び現像した後の基板を示す平面図である。

15 図8は、図7のIV-IV方向の断面図である。

図9は、レジスト膜の残部4をポストベークした後の基板の断面図である。

図10は、図9に示す領域2の拡大図である。

図11は、反射電極膜3をドライエッチングした後の基板の平面図である。

図12は、図11のV-V方向の断面図である。

20 図13は、図12に示す部分2の拡大図である。

図14は、反射電極の下に下地層を有する基板の平面図である。

図15は、図14に示すVI-VI方向の断面図である。

図16は、図7とは異なる形状の残部が残るようにレジスト膜を露光、現像した直後の平面図である。

25 図17は、図16のVII-VII方向の断面図である。

図18は、レジスト膜の残部40をポストベークした後の基板の断面図である。

図19は、図18に示す領域Zの拡大図である。

図20は、反射電極膜3をドライエッチングした後の断面図である。

発明を実施するための最良の形態

5 以下、本発明の実施形態について、半透過型の液晶表示装置を用いて説明するが、本発明は、例えば、透過型の機能を備えず反射型の機能のみを備えた液晶表示装置にも適用できることに注意されたい。

図1は、本発明の液晶表示装置の一例である、単純マトリックス方式の半透過型液晶表示装置を示す平面図、図2は、図1のI-I方向の断面図である。

10 この液晶表示装置100は、液晶層60(図2参照)を挟んで対向する2枚の基板1及び50を有している。図1には、基板1の一部が見えるように、基板50の一部は破断された状態で示されており、図2では、基板1及び50に形成されている電極等は図示省略している。基板1には、x方向に延在する走査電極2(後述する例えば図3参照)が形成され、この走査電極2には、画素領域の各々に対応する領域に反射電極30が形成されている。もう一方の基板50には、y方向に延在するデータ電極51が形成されている。基板1の背面には、バックライト70が備えられている。

以下、本実施形態の特徴部分である反射電極30が形成された基板1の製造 方法について説明する。

20 先ず基板1に走査電極2を形成する(図3参照)。

図3は、走査電極2が形成された基板1を示す平面図、図4は、図3のII-II方向の断面図である。

基板1上には、x方向に延在する走査電極2が形成されている。この走査電極2は、基板1上に光透過性膜(例えばITO膜)を形成し、この光透過性膜を走査電極2に対応する形状にパターニングすることにより形成される。尚、図3には、走査電極2は2本のみが示されているが、実際には多数の走査電極2が形成されることに注意されたい。走査電極2を形成した後、反射電極30

5

10

15

を形成するための反射電極膜3を形成する(図5及び図6参照)。

図5は、反射電極膜3を形成した後の基板の平面図、図6は、図5のIII-III方向の断面図である。

本実施形態では、反射電極膜3を、TiやMo等の高融点の金属材料と、A 1等の金属材料とを積層することにより形成しているが、他の材料を用いることも可能である。また、反射電極膜3は単層構造にしてもよい。反射電極膜3を形成した後、反射電極膜3をパターニングして反射電極30(図1参照)を形成する。反射電極膜3をパターニングするために、この反射電極膜3の上に、レジストを塗布してレジスト膜を形成し、このレジスト膜を露光、現像する(図7及び図8参照)。

図7は、レジスト膜を露光及び現像した後の基板を示す平面図、図8は、図7のIV-IV方向の断面図である。

本実施形態では、画素領域の各々に対応する部分にレジスト膜の残部4が残るように、レジスト膜を露光及び現像する。図7及び図8では、この残部4が存在する部分を斜線で示してある。この残部4には、反射電極膜3を露出させるための多数の孔4aが形成されている。レジスト膜を露光及び現像した後、このレジスト膜の残部4をポストベークする(図9参照)。

図9は、レジスト膜の残部4をポストベークした後の基板の断面図、図10 は、図9に示す領域Zの拡大図である。

20 レジスト膜の残部4をポストベークする前(図8参照)では、孔4aの各々の内壁面4bは、基板1の表面に対し垂直に広がるように形成されている。しかしながら、レジスト膜の残部4をポストベークすると、この残部4が溶融するため、内壁面4bの形状が図10に示すように丸みを帯びた形状に変化する。この内壁面4bの形状の変化により、孔4aの周縁部4dの厚さは、内壁面4bから残部4の上面4cに向かうにつれて連続的に増加する。レジスト膜の残部4をポストベークした後、この残部4をマスクとして反射電極膜3をドライエッチングする(図11及び図12参照)。

図11は、反射電極膜3をドライエッチングした後の基板の平面図、図12は、図11のV-V方向の断面図である。

反射電極膜3をドライエッチングすることにより、残部4で覆われている部 分は除去されずに残り、この残部4で覆われている部分の周囲が除去される。 従って、残部4の各々の下に、反射電極30が形成される。エッチングガスと しては、例えばBC13/С12を用いることができる。図11では、左上の残 部4を一部破断することにより、この左上の残部4の下に形成された反射電極 30の一部も示している。残部4の各々は多数の孔4aを有するため、反射電 極膜3をドライエッチングすると、反射電極30の各々に、走査電極2を露出 するための多数の孔30aが形成される。反射電極30に孔30aを形成する 10 ことにより、バックライト(図2参照)70から発せられた光を、反射電極3 0の孔30aを経由させて液晶層(図2参照)60に入射させることができ、 液晶表示装置100 (図1参照)を透過型モードで用いることが可能となる。 また、反射電極30に孔30aを形成することにより、孔30aの周縁部には、 膜厚が連続的に変化する膜厚変化領域30bが形成される。以下に、この膜厚 15 変化領域30bがどのようにして形成されるかについて、図13を参照しなが ら説明する。

図13は、図12に示す部分2の拡大図である。

尚、図13では、ドライエッチングする直前の反射電極膜3及び残部4が破 20 線で示され、反射電極30(即ち、ドライエッチングした後の反射電極膜3) 及びドライエッチングした後の残部4'が実線で示されている。

ドライエッチングを開始する前の段階において、反射電極膜3の第1部分3 a は残部4で覆われていないため、ドライエッチングを行うと、反射電極膜3 の第1部分3 a は除去される。また、ドライエッチングを行うと、レジスト膜の残部4が膜減りし、最終的には、実線で示した形状の残部4,に変化する。従って、反射電極膜3の第2部分3bは、ドライエッチングする前は残部4で覆われているが、ドライエッチングを行っている間に露出し、第1の部分3a

WO 03/029889 PCT/JP02/10136

8

だけでなく第2の部分3bもエッチングされる。しかしながら、残部4に形成された孔4aの周縁部4dは、内壁面4bから残部4の上面4cに向かうにつれて膜厚が連続的に増加する膜厚分布を有している。従って、エッチングを開始してから第2の部分3bが露出するまでの時間は、周縁部4d内の膜厚の違いのため、第2の部分3bの部位に応じて変化する。この露出するまでの時間の違いにより、第2の部分3bにおけるエッチング深さEは、第2の部分3bの部位に応じて連続的に変化する。

反射電極膜3は上記のプロセスを経てエッチングされるため、反射電極30 に形成された孔30aの周縁部(図13の網掛けで示された部分)に、厚さが 連続的に変化する厚さ変化領域30bが形成される。この厚さ変化領域30b 10 の表面 30c の各部位における傾斜角 θ は、0 度より大きく 10 度より小さい 範囲内にすることが好ましい。傾斜角 θ を上記の範囲内にすることにより、反 射電極30に良好な反射特性を持たせることができる。尚、この傾斜角 heta は、 厚さ変化領域30bの表面30cの全領域に渡って0度より大きく10度よ り小さい範囲内にする必要はないが、良好な反射特性を確保するためには、厚 15 さ変化領域30bの表面30cの半分以上の領域に渡って傾斜角θが0度よ り大きく10度より小さい範囲内にあることが好ましい。この目的を達成する ためには、例えば、厚さ変化領域30bの厚さの最大値tmaxと、当該厚さ変 化領域30bの幅wとの比RがR=1.5以上になるまで、反射電極膜3をエ 20 ッチングすることが考えられる。比Rが1.5以上になるまで反射電極膜3を エッチングをすることにより、厚さ変化領域30bの表面30cの半分以上の 領域に渡って、傾斜角 θ を容易に 0 度より大きく 1 0 度より小さくすることが 可能となる。

反射電極膜3のエッチングが終了した後、残部4を剥離する。

25 以上の工程を経て反射電極30が形成される。

本実施形態では、反射電極30が厚さ変化領域30bを有しているため、この反射電極30に良好な反射特性を持たせることができる。一方、反射電極3

5

10

0に良好な反射特性を持たせるために、反射電極30に厚さ変化領域30bを 形成する代わりに、反射電極30に凹部又は凸部を持たせるための下地層をこ の反射電極30の下に形成することが考えられる。しかしながら、反射電極3 0の下に下地層を形成するやり方では、以下のような欠点がある。この欠点に ついて図14及び図15を参照しながら説明する。

図14は、反射電極の下に下地層を有する基板の平面図、図15は図14に 示す VI-VI 方向の断面図である。

反射電極400 (ハッチングで示された部分) には、バックライトからの光 を透過させるための窓400aが形成されている。反射電極400の下には、 当該反射電極400に凹凸を持たせるための下地層50が形成されている。こ の下地層50を反射電極400の下に形成しておくことにより、反射電極40 0に所望の反射特性を持たせることができる。しかしながら、図14及び図1 5に示す方法では、反射電極400に凹凸を持たせるために、反射電極400 を形成するためのパターニング工程に加えて、当該反射電極400に凹凸を持 たせるための下地層50を形成する工程を予め行う必要がある。 15

これに対し、本実施形態では、反射電極30に形成される厚さ変化領域30 bは、反射電極膜3をパターニングする間に形成される。従って、図14及び 図15に示す方法と比較して、製造工程数及び製造コストの削減が図られる。

尚、本実施形態では、反射電極30に厚さ変化領域30bを設けるために、 図7に示すように、多数の孔4aを有する残部4が残るようにレジスト膜を露 20 光、現像している。しかしながら、必ずしも多数の孔4aを有する残部4が残 るようにレジスト膜を露光、現像する必要はなく、図7とは異なる形状の残部 が残るようにレジスト膜を露光、現像してもよい。以下に、図7とは異なる形 状の残部を残した場合の一例について説明する。

図16は、図7とは異なる形状の残部が残るようにレジスト膜を露光、現像 25 した直後の平面図、図17は、図16のVII-VII方向の断面図である。

図16及び図17では、画素領域Pの各々に対応する部分に、略円形状の多

WO 03/029889 PCT/JP02/10136

10

数の残部40が残るように、レジスト膜を露光及び現像している。図16及び図17では、この残部40が存在する部分を斜線で示してある。レジスト膜を露光及び現像した後、このレジスト膜の残部40をポストベークする(図18及び図19参照)。

5 図18は、レジスト膜の残部40をポストベークした後の基板の断面図、図 19は、図18に示す領域Zの拡大図である。

レジスト膜の残部40をポストベークする前(図17参照)では、残部40 の各々の側端面40 a は、基板1の表面に対し垂直に広がるように形成されている。しかしながら、レジスト膜の残部40をポストベークすると、この残部 40が溶融するため、側端面40 a の形状が図19に示すように丸みを帯びた形状に変化する。この側端面40 a の形状の変化により、残部40の周縁部40 c の厚さは、側端面40 a から残部40の上面40 b に向かうにつれて連続的に増加する。この残部40をマスクとして反射電極膜3をドライエッチングする(図20参照)。

15 図20は、反射電極膜3をドライエッチングした後の断面図である。

残部40をマスクとして反射電極膜3をドライエッチングすると、残部40 の各々の下に反射電極31が形成される。従って、画素領域この反射電極31 の周縁部には、図13を参照しながら説明したようにして、厚さが連続的に変 化する厚さ変化領域31aが形成される。従って、この反射電極31は、反射 電極30(図11参照)と同様に、良好な反射特性を有することが可能となる。

尚、本実施形態では、単純マトリックス方式を採用した液晶表示装置100 が示されているが、本発明は、例えば、TFT等のスイッチング素子を用いた アクティブマトリックス方式を採用した液晶表示装置にも適用することがで きる。

25

20

産業上の利用可能性

製造工程数及び製造コストの削減が図られた反射電極形成方法及びこの方

法が適用された液晶表示装置が提供される。

請求の範囲

- 1. 基板上に複数の反射電極を形成する反射電極形成方法であって、 前記基板上に前記反射電極の材料を有する第1の膜を形成する工程と、
- 5 前記第1の膜の、前記反射電極に対応する部分が残るように、前記第1の膜 をパターニングする工程とを備え、

前記パターニングする工程が、前記第1の膜の前記反射電極に対応する部分 に、前記第1の膜の厚さが連続的に変化する厚さ変化領域を形成することを特 徴とする反射電極形成方法。

10

- 2. 前記パターニングする工程が、前記厚さ変化領域が 0 度より大きく 1 0 度より小さい傾斜角を有するように前記厚さ変化領域を形成することを特徴とする請求項 1 に記載の反射電極形成方法。
- 15 3. 前記パターニングする工程が、前記厚さ変化領域の幅と、当該厚さ変化 領域の厚さの最大値との比が1.5以上となるように、前記厚さ変化領域を形 成することを特徴とする請求項1又は2に記載の反射電極形成方法。
- 4. 前記パターニングする工程が、前記第1の膜の上に感光性膜を形成する 20 第1工程と、

前記感光性膜を露光及び現像することにより、前記感光性膜を前記複数の反射電極のパターンに対応する形状にパターニングする第2工程と、

前記パターニングされた感光性膜をポストベークする第3工程と、

前記ポストベークされた感光性膜をマスクとして、前記第1の膜をドライエ ッチングする第3工程とを備えたことを特徴とする請求項1乃至3のうちの いずれか1項に記載の反射電極形成方法。

5. 複数の画素領域の各々に前記反射電極が一つ形成され、

前記反射電極の各々は複数の孔を有するものであり、

前記第2工程が、前記感光性膜のうちの、前記複数の反射電極の各々の周囲に対応する部分と、前記複数の孔の各々に対応する部分とが除去されるように、前記感光性膜をパターニングする工程であることを特徴とする請求項4に記載の反射電極形成方法。

- 6. 複数の画素領域の各々に前記反射電極が少なくとも2つ形成され、 前記第2工程が、前記感光性膜のうちの、前記複数の反射電極の各々の周囲 10 に対応する部分が除去されるようにパターニングする工程であることを特徴 とする請求項4に記載の反射電極形成方法。
 - 7. 前記第1の膜を形成する工程の前に、複数の透明電極を形成する工程を備えたことを特徴とする請求項1乃至6のうちのいずれか1項に記載の反射電極形成方法。
 - 8. 基板上に複数の反射電極を有する液晶表示装置であって、 前記複数の反射電極の各々が、当該反射電極の厚さが連続的に変化する厚さ 変化領域を有することを特徴とする液晶表示装置。

20

15

9. 複数の画素領域の各々に前記反射電極が一つ形成され、 前記複数の反射電極の各々は複数の孔を有するものであり、 前記厚さ変化領域が、前記孔の周縁部に設けられたことを特徴とする請求項 8 に記載の液晶表示装置。

- 10. 前記厚さ変化領域の幅と、当該厚さ変化領域の厚さの最大値との比が、
- 1. 5以上であることを特徴とする請求項9に記載の液晶表示装置。

11. 複数の画素領域の各々に前記反射電極が少なくとも2つ以上形成され、 前記厚さ変化領域が、前記複数の反射電極の各々の周縁部に設けられたこと を特徴とする請求項8に記載の液晶表示装置。

5

- 12. 前記厚さ変化領域の幅と、当該厚さ変化領域の厚さの最大値との比が、
- 1. 5以上であることを特徴とする請求項11に記載の液晶表示装置。
- 13. 前記厚さ変化領域が、0度より大きく10度より小さい傾斜角を有す 10 ることを特徴とする請求項8乃至12のうちのいずれか1項に記載の液晶表 示装置。
 - 14. 前記反射電極の下に透明電極が形成されたことを特徴とする請求項8 乃至13のうちのいずれか1項に記載の液晶表示装置。

図 1






図 2








図4

WO 03/029889 PCT/JP02/10136

3/10

図 5




図 6




図 7




図8




図 9




図10




図11





図12



7/10

図13




図14




図15




図16




図17




図18




図19





図20



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/10136

	TON OF SUBJECT MATTER G02F1/1343, G02F1/1335				
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARC					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G02F1/1343, G02F1/1335					
	ched other than minimum documentation to the	extent that such documents are included	in the fields searched		
Jitsuyo Sh Kokai Jits	Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2002 Kokai Jitsuyo Shinan Koho 1971-2002 Jitsuyo Shinan Toroku Koho 1996-2002				
Electronic data base	consulted during the international search (name	e of data base and, where practicable, sear	rch terms used)		
			·		
C. DOCUMENTS	CONSIDERED TO BE RELEVANT				
1 - 1	Citation of document, with indication, where app		Relevant to claim No.		
X Ful Y Ful	8-114797 A (Seiko Epson Co May, 1996 (07.05.96), l text; all drawings l text; all drawings mily: none)	orp.),	1-3,8,11-12 4-7,9-10, 13-14		
X Pag Y Pag (Fa	JP 2-214827 A (Seiko Instruments Inc.), 27 August, 1990 (27.08.90), Page 3, upper left column, lines 16 to 19; Fig. 3 Page 3, upper left column, lines 16 to 19; Fig. 3 (Family: none)		1,8,11 4-7,9-10, 13-14		
Ltd 06 X Par Y Par	JP 11-212106 A (Matsushita Electric Industrial Co., Ltd.), 06 August, 1999 (06.08.99), Par. No. [0003] Par. No. [0003] (Family: none)		1,8,11 4-7,9-10, 13-14		
X Further docum	ments are listed in the continuation of Box C.	See patent family annex.			
* Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later		"Y" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents; such combination being obvious to a person skilled in the art document member of the same patent family			
than the priority date claimed		Date of mailing of the international search report 17 December, 2002 (17.12.02)			
2, Novem			•		
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			

Form PCT/ISA/210 (second sheet) (July 1998)

International application No.
PCT/JP02/10136

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
Y	JP 10-268347 A (Sharp Corp.), 09 October, 1998 (09.10.98), Par. Nos. [0027] to [0033]; Fig. 1 (Family: none)	4-7
Y	US 2001/0001482 A1 (Fujitsu Ltd.), 24 March, 2001 (24.03.01), Par. Nos. [0073] to [0080], [0105]; Figs. 1 to 6 & US 6198132 B1 & JP 10-319441 A Par. Nos. [0022] to [0028], [0049]; Figs. 1 to 6	4-7
Y	JP 7-318929 A (Casio Computer Co., Ltd.), 08 December, 1995 (08.12.95), Par. Nos. [0051] to [0055]; Fig. 5 (Family: none)	5-7,9-10, 13-14
Y	US 5753937 A (Casio Computer Co., Ltd.), 19 March, 1998 (19.03.98), Column 33, line 57 to column 34, line 26; Fig. 28 & JP 7-333598 A Par. Nos. [0056] to [0060]; Fig. 5	5-7,9-10, 13-14
	•	

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

A				
A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl ⁷ G02F1/1343, G02F1/133	· 5			
		·		
B. 調査を行った分野				
調査を行った最小限資料(国際特許分類(IPC))				
Int. Cl'G02F1/1343, G02F1/1335	5			
,		•		
最小限資料以外の資料で調査を行った分野に含まれるもの				
日本国実用新案公報 1922-1996年				
日本国公開実用新案公報 1971-2002年		•		
日本国登録実用新案公報 1994-2002年				
日本国実用新案登録公報 1996-2002年				
	御木に使用した田紅)			
国際調査で使用した電子データベース(データベースの名称、	1例1年に使用した用語)			
•				
C. 関連すると認められる文献		関連する		
引用文献の	・まけ その関連する箇所の表示	関連する		
		HANCE AREA OF 13		
JP 8-114797 A (セイ=	ローエノソン株式会社)			
1996.05.07		1 0 0 11 10		
X 全文,全図		1-3, 8, 11-12		
Y 全文,全図		4-7, 9-10, 13-		
(ファミリーなし)		14		
·				
		ı		
		<u></u>		
x C 欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	川紙を参照。		
* 引用文献のカテゴリー	の日の後に公表された文献	dia a di alamba ana di		
「A」特に関連のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表			
もの 「E」国際出願日前の出願または特許であるが、国際出願日	出願と矛盾するものではなく、? の理解のために引用するもの	発明の原理又は理論		
「色」国际山嶼日前の山嶼または特許であるが、国际山嶼日 以後に公表されたもの	「X」特に関連のある文献であって、	当該文献のみで発明		
「L」優先権主張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考			
日若しくは他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、			
文献(理由を付す)	上の文献との、当業者にとって	自明である組合せに		
「O」ロ頭による開示、使用、展示等に言及する文献	よって進歩性がないと考えられ	るもの		
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献				
国際調査を完了した日 国際調査報告の発送日 ・フィン 〇2				
国際調査を完了した日 国際調査報告の発送日 17.12.02				
国際調査機関の名称及びあて先	特許庁審査官(権限のある職員)	2X 2913		
日本国特許庁(ISA/JP)	藤岡 善行	<u>, </u>		
郵便番号100-8915	銀行来具 02-2501 1101	大娘 りりりり		
東京都千代田区霞が関三丁目4番3号・	電話番号 03-3581-1101	内線 3293		

様式PCT/ISA/210 (第2ページ) (1998年7月)

C(続き).			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
X Y	JP 2-214827 A (セイコー電子株式会社) 1990.08.27 第3頁左上欄第16~19行,第3図 第3頁左上欄第16~19行,第3図 (ファミリーなし)	1, 8, 11 4-7, 9-10, 13- 14	
X	JP 11-212106 A(松下電器産業株式会社) 1999.08.06 段落番号【0003】 段落番号【0003】 (ファミリーなし)	1, 8, 11 4-7, 9-10, 13- 14	
Y	JP 10-268347 A (シャープ株式会社) 1998.10.09 段落番号【0027】~【0033】,図1 (ファミリーなし)	4-7	
Y	US 2001/0001482 A1 (FUJITSU LIMITED) 2001.03.24 段落番号【0073】~【0080】、【0105】 Fig1~6 & US 6198132 B1 & JP 10-319441 A 段落番号【0022】~【0028】、【0049】	. 4-7	
Y	JP 7-318929 A (カシオ計算機株式会社) 1995.12.08 段落番号【0051】~【0055】,図5 (ファミリーなし)	5-7, 9-10, 13- 14	
Y	US 5753937 A (Casio Computer Co. Ltd.) 1998. 03. 19 第33欄第57行~第34欄第26行, Fig28 & JP 7-333598 A 段落番号【0056】~【0060】, 図5	5-7, 9-10, 13- 14	

様式PCT/ISA/210 (第2ページの続き) (1998年7月)